STM CMSIS
Macros
Peripheral_declaration
CMSIS » Stm32f401xcCMSIS » | Stm32f401xeCMSIS » | Stm32f405xxCMSIS » | Stm32f407xxCMSIS » | Stm32f410cxCMSIS » | Stm32f410rxCMSIS » | Stm32f410txCMSIS » | Stm32f411xeCMSIS » | Stm32f412cxCMSIS » | Stm32f412rxCMSIS » | Stm32f412vxCMSIS » | Stm32f412zxCMSIS » | Stm32f415xxCMSIS » | Stm32f417xxCMSIS_Device » | Stm32f427xxCMSIS_Device » | Stm32f429xxCMSIS_Device » | Stm32f437xxCMSIS_Device » | Stm32f439xxCMSIS_Device » | Stm32f446xxCMSIS_Device » | Stm32f469xxCMSIS_Device » | Stm32f479xx

Macros

#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FSMC_Bank1   ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)
 
#define FSMC_Bank1E   ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)
 
#define FSMC_Bank2_3   ((FSMC_Bank2_3_TypeDef *) FSMC_Bank2_3_R_BASE)
 
#define FSMC_Bank4   ((FSMC_Bank4_TypeDef *) FSMC_Bank4_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define ETH   ((ETH_TypeDef *) ETH_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FSMC_Bank1   ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)
 
#define FSMC_Bank1E   ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)
 
#define FSMC_Bank2_3   ((FSMC_Bank2_3_TypeDef *) FSMC_Bank2_3_R_BASE)
 
#define FSMC_Bank4   ((FSMC_Bank4_TypeDef *) FSMC_Bank4_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define FMPI2C1   ((FMPI2C_TypeDef *) FMPI2C1_BASE)
 
#define LPTIM1   ((LPTIM_TypeDef *) LPTIM1_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define FMPI2C1   ((FMPI2C_TypeDef *) FMPI2C1_BASE)
 
#define LPTIM1   ((LPTIM_TypeDef *) LPTIM1_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define FMPI2C1   ((FMPI2C_TypeDef *) FMPI2C1_BASE)
 
#define LPTIM1   ((LPTIM_TypeDef *) LPTIM1_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define FMPI2C1   ((FMPI2C_TypeDef *) FMPI2C1_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define DFSDM1_Channel0   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel0_BASE)
 
#define DFSDM1_Channel1   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel1_BASE)
 
#define DFSDM1_Channel2   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel2_BASE)
 
#define DFSDM1_Channel3   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel3_BASE)
 
#define DFSDM1_Filter0   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter0_BASE)
 
#define DFSDM1_Filter1   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter1_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define FMPI2C1   ((FMPI2C_TypeDef *) FMPI2C1_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define DFSDM1_Channel0   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel0_BASE)
 
#define DFSDM1_Channel1   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel1_BASE)
 
#define DFSDM1_Channel2   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel2_BASE)
 
#define DFSDM1_Channel3   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel3_BASE)
 
#define DFSDM1_Filter0   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter0_BASE)
 
#define DFSDM1_Filter1   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter1_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FSMC_Bank1   ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)
 
#define FSMC_Bank1E   ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)
 
#define QUADSPI   ((QUADSPI_TypeDef *) QSPI_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define FMPI2C1   ((FMPI2C_TypeDef *) FMPI2C1_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define DFSDM1_Channel0   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel0_BASE)
 
#define DFSDM1_Channel1   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel1_BASE)
 
#define DFSDM1_Channel2   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel2_BASE)
 
#define DFSDM1_Channel3   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel3_BASE)
 
#define DFSDM1_Filter0   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter0_BASE)
 
#define DFSDM1_Filter1   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter1_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FSMC_Bank1   ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)
 
#define FSMC_Bank1E   ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)
 
#define QUADSPI   ((QUADSPI_TypeDef *) QSPI_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define FMPI2C1   ((FMPI2C_TypeDef *) FMPI2C1_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define DFSDM1_Channel0   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel0_BASE)
 
#define DFSDM1_Channel1   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel1_BASE)
 
#define DFSDM1_Channel2   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel2_BASE)
 
#define DFSDM1_Channel3   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel3_BASE)
 
#define DFSDM1_Filter0   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter0_BASE)
 
#define DFSDM1_Filter1   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter1_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FSMC_Bank1   ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)
 
#define FSMC_Bank1E   ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)
 
#define QUADSPI   ((QUADSPI_TypeDef *) QSPI_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define CRYP   ((CRYP_TypeDef *) CRYP_BASE)
 
#define HASH   ((HASH_TypeDef *) HASH_BASE)
 
#define HASH_DIGEST   ((HASH_DIGEST_TypeDef *) HASH_DIGEST_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FSMC_Bank1   ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)
 
#define FSMC_Bank1E   ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)
 
#define FSMC_Bank2_3   ((FSMC_Bank2_3_TypeDef *) FSMC_Bank2_3_R_BASE)
 
#define FSMC_Bank4   ((FSMC_Bank4_TypeDef *) FSMC_Bank4_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define ETH   ((ETH_TypeDef *) ETH_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define CRYP   ((CRYP_TypeDef *) CRYP_BASE)
 
#define HASH   ((HASH_TypeDef *) HASH_BASE)
 
#define HASH_DIGEST   ((HASH_DIGEST_TypeDef *) HASH_DIGEST_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FSMC_Bank1   ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)
 
#define FSMC_Bank1E   ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)
 
#define FSMC_Bank2_3   ((FSMC_Bank2_3_TypeDef *) FSMC_Bank2_3_R_BASE)
 
#define FSMC_Bank4   ((FSMC_Bank4_TypeDef *) FSMC_Bank4_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define UART7   ((USART_TypeDef *) UART7_BASE)
 
#define UART8   ((USART_TypeDef *) UART8_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define SPI6   ((SPI_TypeDef *) SPI6_BASE)
 
#define SAI1   ((SAI_TypeDef *) SAI1_BASE)
 
#define SAI1_Block_A   ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)
 
#define SAI1_Block_B   ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define GPIOJ   ((GPIO_TypeDef *) GPIOJ_BASE)
 
#define GPIOK   ((GPIO_TypeDef *) GPIOK_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define ETH   ((ETH_TypeDef *) ETH_BASE)
 
#define DMA2D   ((DMA2D_TypeDef *)DMA2D_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FMC_Bank1   ((FMC_Bank1_TypeDef *) FMC_Bank1_R_BASE)
 
#define FMC_Bank1E   ((FMC_Bank1E_TypeDef *) FMC_Bank1E_R_BASE)
 
#define FMC_Bank2_3   ((FMC_Bank2_3_TypeDef *) FMC_Bank2_3_R_BASE)
 
#define FMC_Bank4   ((FMC_Bank4_TypeDef *) FMC_Bank4_R_BASE)
 
#define FMC_Bank5_6   ((FMC_Bank5_6_TypeDef *) FMC_Bank5_6_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define UART7   ((USART_TypeDef *) UART7_BASE)
 
#define UART8   ((USART_TypeDef *) UART8_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define SPI6   ((SPI_TypeDef *) SPI6_BASE)
 
#define SAI1   ((SAI_TypeDef *) SAI1_BASE)
 
#define SAI1_Block_A   ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)
 
#define SAI1_Block_B   ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)
 
#define LTDC   ((LTDC_TypeDef *)LTDC_BASE)
 
#define LTDC_Layer1   ((LTDC_Layer_TypeDef *)LTDC_Layer1_BASE)
 
#define LTDC_Layer2   ((LTDC_Layer_TypeDef *)LTDC_Layer2_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define GPIOJ   ((GPIO_TypeDef *) GPIOJ_BASE)
 
#define GPIOK   ((GPIO_TypeDef *) GPIOK_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define ETH   ((ETH_TypeDef *) ETH_BASE)
 
#define DMA2D   ((DMA2D_TypeDef *)DMA2D_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FMC_Bank1   ((FMC_Bank1_TypeDef *) FMC_Bank1_R_BASE)
 
#define FMC_Bank1E   ((FMC_Bank1E_TypeDef *) FMC_Bank1E_R_BASE)
 
#define FMC_Bank2_3   ((FMC_Bank2_3_TypeDef *) FMC_Bank2_3_R_BASE)
 
#define FMC_Bank4   ((FMC_Bank4_TypeDef *) FMC_Bank4_R_BASE)
 
#define FMC_Bank5_6   ((FMC_Bank5_6_TypeDef *) FMC_Bank5_6_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define UART7   ((USART_TypeDef *) UART7_BASE)
 
#define UART8   ((USART_TypeDef *) UART8_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define SPI6   ((SPI_TypeDef *) SPI6_BASE)
 
#define SAI1   ((SAI_TypeDef *) SAI1_BASE)
 
#define SAI1_Block_A   ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)
 
#define SAI1_Block_B   ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define GPIOJ   ((GPIO_TypeDef *) GPIOJ_BASE)
 
#define GPIOK   ((GPIO_TypeDef *) GPIOK_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define ETH   ((ETH_TypeDef *) ETH_BASE)
 
#define DMA2D   ((DMA2D_TypeDef *)DMA2D_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define CRYP   ((CRYP_TypeDef *) CRYP_BASE)
 
#define HASH   ((HASH_TypeDef *) HASH_BASE)
 
#define HASH_DIGEST   ((HASH_DIGEST_TypeDef *) HASH_DIGEST_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FMC_Bank1   ((FMC_Bank1_TypeDef *) FMC_Bank1_R_BASE)
 
#define FMC_Bank1E   ((FMC_Bank1E_TypeDef *) FMC_Bank1E_R_BASE)
 
#define FMC_Bank2_3   ((FMC_Bank2_3_TypeDef *) FMC_Bank2_3_R_BASE)
 
#define FMC_Bank4   ((FMC_Bank4_TypeDef *) FMC_Bank4_R_BASE)
 
#define FMC_Bank5_6   ((FMC_Bank5_6_TypeDef *) FMC_Bank5_6_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define UART7   ((USART_TypeDef *) UART7_BASE)
 
#define UART8   ((USART_TypeDef *) UART8_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define SPI6   ((SPI_TypeDef *) SPI6_BASE)
 
#define SAI1   ((SAI_TypeDef *) SAI1_BASE)
 
#define SAI1_Block_A   ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)
 
#define SAI1_Block_B   ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)
 
#define LTDC   ((LTDC_TypeDef *)LTDC_BASE)
 
#define LTDC_Layer1   ((LTDC_Layer_TypeDef *)LTDC_Layer1_BASE)
 
#define LTDC_Layer2   ((LTDC_Layer_TypeDef *)LTDC_Layer2_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define GPIOJ   ((GPIO_TypeDef *) GPIOJ_BASE)
 
#define GPIOK   ((GPIO_TypeDef *) GPIOK_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define ETH   ((ETH_TypeDef *) ETH_BASE)
 
#define DMA2D   ((DMA2D_TypeDef *)DMA2D_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define CRYP   ((CRYP_TypeDef *) CRYP_BASE)
 
#define HASH   ((HASH_TypeDef *) HASH_BASE)
 
#define HASH_DIGEST   ((HASH_DIGEST_TypeDef *) HASH_DIGEST_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FMC_Bank1   ((FMC_Bank1_TypeDef *) FMC_Bank1_R_BASE)
 
#define FMC_Bank1E   ((FMC_Bank1E_TypeDef *) FMC_Bank1E_R_BASE)
 
#define FMC_Bank2_3   ((FMC_Bank2_3_TypeDef *) FMC_Bank2_3_R_BASE)
 
#define FMC_Bank4   ((FMC_Bank4_TypeDef *) FMC_Bank4_R_BASE)
 
#define FMC_Bank5_6   ((FMC_Bank5_6_TypeDef *) FMC_Bank5_6_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define SPDIFRX   ((SPDIFRX_TypeDef *) SPDIFRX_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define FMPI2C1   ((FMPI2C_TypeDef *) FMPI2C1_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define CEC   ((CEC_TypeDef *) CEC_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SAI1   ((SAI_TypeDef *) SAI1_BASE)
 
#define SAI1_Block_A   ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)
 
#define SAI1_Block_B   ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)
 
#define SAI2   ((SAI_TypeDef *) SAI2_BASE)
 
#define SAI2_Block_A   ((SAI_Block_TypeDef *)SAI2_Block_A_BASE)
 
#define SAI2_Block_B   ((SAI_Block_TypeDef *)SAI2_Block_B_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define FMC_Bank1   ((FMC_Bank1_TypeDef *) FMC_Bank1_R_BASE)
 
#define FMC_Bank1E   ((FMC_Bank1E_TypeDef *) FMC_Bank1E_R_BASE)
 
#define FMC_Bank3   ((FMC_Bank3_TypeDef *) FMC_Bank3_R_BASE)
 
#define FMC_Bank5_6   ((FMC_Bank5_6_TypeDef *) FMC_Bank5_6_R_BASE)
 
#define QUADSPI   ((QUADSPI_TypeDef *) QSPI_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define UART7   ((USART_TypeDef *) UART7_BASE)
 
#define UART8   ((USART_TypeDef *) UART8_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define SPI6   ((SPI_TypeDef *) SPI6_BASE)
 
#define SAI1   ((SAI_TypeDef *) SAI1_BASE)
 
#define SAI1_Block_A   ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)
 
#define SAI1_Block_B   ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)
 
#define LTDC   ((LTDC_TypeDef *)LTDC_BASE)
 
#define LTDC_Layer1   ((LTDC_Layer_TypeDef *)LTDC_Layer1_BASE)
 
#define LTDC_Layer2   ((LTDC_Layer_TypeDef *)LTDC_Layer2_BASE)
 
#define DSI   ((DSI_TypeDef *)DSI_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define GPIOJ   ((GPIO_TypeDef *) GPIOJ_BASE)
 
#define GPIOK   ((GPIO_TypeDef *) GPIOK_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define ETH   ((ETH_TypeDef *) ETH_BASE)
 
#define DMA2D   ((DMA2D_TypeDef *)DMA2D_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FMC_Bank1   ((FMC_Bank1_TypeDef *) FMC_Bank1_R_BASE)
 
#define FMC_Bank1E   ((FMC_Bank1E_TypeDef *) FMC_Bank1E_R_BASE)
 
#define FMC_Bank3   ((FMC_Bank3_TypeDef *) FMC_Bank3_R_BASE)
 
#define FMC_Bank5_6   ((FMC_Bank5_6_TypeDef *) FMC_Bank5_6_R_BASE)
 
#define QUADSPI   ((QUADSPI_TypeDef *) QSPI_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define TIM12   ((TIM_TypeDef *) TIM12_BASE)
 
#define TIM13   ((TIM_TypeDef *) TIM13_BASE)
 
#define TIM14   ((TIM_TypeDef *) TIM14_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define I2S2ext   ((SPI_TypeDef *) I2S2ext_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define I2S3ext   ((SPI_TypeDef *) I2S3ext_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN2   ((CAN_TypeDef *) CAN2_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC_BASE)
 
#define UART7   ((USART_TypeDef *) UART7_BASE)
 
#define UART8   ((USART_TypeDef *) UART8_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define USART6   ((USART_TypeDef *) USART6_BASE)
 
#define ADC   ((ADC_Common_TypeDef *) ADC_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define SDIO   ((SDIO_TypeDef *) SDIO_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define SPI4   ((SPI_TypeDef *) SPI4_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define TIM9   ((TIM_TypeDef *) TIM9_BASE)
 
#define TIM10   ((TIM_TypeDef *) TIM10_BASE)
 
#define TIM11   ((TIM_TypeDef *) TIM11_BASE)
 
#define SPI5   ((SPI_TypeDef *) SPI5_BASE)
 
#define SPI6   ((SPI_TypeDef *) SPI6_BASE)
 
#define SAI1   ((SAI_TypeDef *) SAI1_BASE)
 
#define SAI1_Block_A   ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)
 
#define SAI1_Block_B   ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)
 
#define LTDC   ((LTDC_TypeDef *)LTDC_BASE)
 
#define LTDC_Layer1   ((LTDC_Layer_TypeDef *)LTDC_Layer1_BASE)
 
#define LTDC_Layer2   ((LTDC_Layer_TypeDef *)LTDC_Layer2_BASE)
 
#define DSI   ((DSI_TypeDef *)DSI_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define GPIOI   ((GPIO_TypeDef *) GPIOI_BASE)
 
#define GPIOJ   ((GPIO_TypeDef *) GPIOJ_BASE)
 
#define GPIOK   ((GPIO_TypeDef *) GPIOK_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA1_Stream0   ((DMA_Stream_TypeDef *) DMA1_Stream0_BASE)
 
#define DMA1_Stream1   ((DMA_Stream_TypeDef *) DMA1_Stream1_BASE)
 
#define DMA1_Stream2   ((DMA_Stream_TypeDef *) DMA1_Stream2_BASE)
 
#define DMA1_Stream3   ((DMA_Stream_TypeDef *) DMA1_Stream3_BASE)
 
#define DMA1_Stream4   ((DMA_Stream_TypeDef *) DMA1_Stream4_BASE)
 
#define DMA1_Stream5   ((DMA_Stream_TypeDef *) DMA1_Stream5_BASE)
 
#define DMA1_Stream6   ((DMA_Stream_TypeDef *) DMA1_Stream6_BASE)
 
#define DMA1_Stream7   ((DMA_Stream_TypeDef *) DMA1_Stream7_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define DMA2_Stream0   ((DMA_Stream_TypeDef *) DMA2_Stream0_BASE)
 
#define DMA2_Stream1   ((DMA_Stream_TypeDef *) DMA2_Stream1_BASE)
 
#define DMA2_Stream2   ((DMA_Stream_TypeDef *) DMA2_Stream2_BASE)
 
#define DMA2_Stream3   ((DMA_Stream_TypeDef *) DMA2_Stream3_BASE)
 
#define DMA2_Stream4   ((DMA_Stream_TypeDef *) DMA2_Stream4_BASE)
 
#define DMA2_Stream5   ((DMA_Stream_TypeDef *) DMA2_Stream5_BASE)
 
#define DMA2_Stream6   ((DMA_Stream_TypeDef *) DMA2_Stream6_BASE)
 
#define DMA2_Stream7   ((DMA_Stream_TypeDef *) DMA2_Stream7_BASE)
 
#define ETH   ((ETH_TypeDef *) ETH_BASE)
 
#define DMA2D   ((DMA2D_TypeDef *)DMA2D_BASE)
 
#define DCMI   ((DCMI_TypeDef *) DCMI_BASE)
 
#define CRYP   ((CRYP_TypeDef *) CRYP_BASE)
 
#define HASH   ((HASH_TypeDef *) HASH_BASE)
 
#define HASH_DIGEST   ((HASH_DIGEST_TypeDef *) HASH_DIGEST_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define FMC_Bank1   ((FMC_Bank1_TypeDef *) FMC_Bank1_R_BASE)
 
#define FMC_Bank1E   ((FMC_Bank1E_TypeDef *) FMC_Bank1E_R_BASE)
 
#define FMC_Bank3   ((FMC_Bank3_TypeDef *) FMC_Bank3_R_BASE)
 
#define FMC_Bank5_6   ((FMC_Bank5_6_TypeDef *) FMC_Bank5_6_R_BASE)
 
#define QUADSPI   ((QUADSPI_TypeDef *) QSPI_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define USB_OTG_HS   ((USB_OTG_GlobalTypeDef *) USB_OTG_HS_PERIPH_BASE)
 

Detailed Description